УДК 519.254

А.И. Беляев, Е.А. Букварев, А.В. Ястребов

ЭФФЕКТИВНЫЙ ВЫЧИСЛИТЕЛЬ ГРУППЫ СВЕРТОК

Нижегородский государственный технический университет им. Р.Е. Алексеева

Предложен метод увеличения эффективности вычислителя группы сверток, выполняющего операции над бинарными псевдослучайными последовательностями. Сделана теоретическая оценка сложности программной реализации вычислителя. Приведены примеры построения.

Ключевые слова: арифметическая свертка, бинарная последовательность, оптимизация, конвейерные вычисления.

Введение

В настоящее время популярны методы передачи информации с использованием ансамблей шумоподобных последовательностей и схем расширения спектра. При построении асинхронно-адресных систем связи возникает необходимость в параллельном приеме нескольких шумоподобных сигналов для обеспечения поиска нужного абонента и первичной синхронизации. Существуют методы последовательного поиска и обнаружения подобных сигналов [1, 2], которые позволяют значительно сократить сложность устройства в обмен на увеличение времени обнаружения. Однако эти методы рассчитаны на поиск одного опорного сигнала, и при необходимости одновременного поиска нескольких сигналов, требуют линейного увеличения аппаратуры, либо времени поиска. Кроме того, в некоторых приложениях время реакции приемника на появление последовательности от абонента с нужным номером может оказаться критичным. В этом случае наименьшее время обнаружения обеспечит классическая согласованная фильтрация, построенная на основе вычисления арифметических сверток входного сигнала с несколькими образцами. При этом значительно возрастает сложность аппаратуры. В статье предлагается способ реализации вычислителя группы сверток, учитывающего взаимные свойства опорных сигналов.

Постановка задачи

Рассмотрим структуру вычислителя группы сверток (ВГС) для M опорных сигналов $a_0 \ldots a_{M-1}$. ВГС выполняет операцию дискретной свертки, сигнал на выходе фильтра описывается выражением

$$Y_m[k] = \sum_{n=0}^{N-1} X[k-n] \cdot a_m[n],$$

где m – номер опорного сигнала; N – число отводов линии задержки; k – отсчет выходного сигнала; n – номер отвода линии задержки; $a_m[n]$ – коэффициенты ВГС для соответствующего опорного сигнала.

Общая схема такого ВГС изображена на рис. 1.

Введем некоторые ограничения. Пусть опорные сигналы представляют собой бинарные псевдослучайные последовательности. Известно, что сигналы такого вида могут принимать значения либо +1, либо -1, вследствие чего операция умножения заменяется операцией сложения или вычитания. Считаем также, что N достаточно большое и кратно степени двойки, а постоянная составляющая любого из опорных сигналов близка или равна нулю:

$$N >> 2^M; \quad \sum_{i=0}^{N-1} a_i \approx 0; \quad a \in \{-1, +1\}; \quad W(a) = 0{,}5(\delta(1) + \delta(-1)), \tag{1}$$

где W – плотность вероятности распределения значений a.



Рис. 1. Общая схема ВГС

Требуется минимизировать количество вычислений, требуемое для получения результатов, при обязательном условии сохранения точности.

Сложность прототипа

Оценим сложность ВГС (рис.1). Структура вычислителя содержит линию задержки и группу корреляторов. Линия задержки оптимизации не подлежит, поэтому все дальнейшие заключения целесообразно делать относительно вычислителей корреляционных сумм. При выполнении вычислений с помощью микропроцессорных систем сложность реализации целесообразно представить в количестве требуемых операций сложения/вычитания. Число операций сложения/вычитания для вычисления одного отсчета свертки входного сигнала с опорным составит N-1 операций. Тогда сложность программной реализации неоптимизированного ВГС:

$$C_{base}^{МП} = M(N-1). \tag{2}$$

Оптимизация алгоритма

Общая идея сокращения сложности ВГС состоит в разбиении сумматора на несколько *суммирующих блоков*, входы которых не соединяются между собой. Данное обстоятельство позволяет перенести операцию умножения на выход соответствующего суммирующего блока без потери линейности преобразования. Иными словами, вынести коэффициенты умножения «за скобки». Все операции, выполняемые в оптимизированном ВГС, целесообразно разделить на два этапа обработки: этап предварительных вычислений S_{pre} и финальный S_{post}. На этапе S_{pre} производятся описанные разбиения сумматора и упорядочение предварительных результатов, на этапе S_{post} – подсчет результатов Y_0 .. Y_{M-1} регулярным способом.

Рассмотрим этап S_{pre}. В общем виде для M опорных сигналов целесообразно ввести понятие *объединенных коэффициентов* A, представляющих собой M-разрядные двоичные числа, образованные следующим образом: $A_n = a_{M-1}^{b}[n]..a_0^{b}[n]$, где $a_m^{b}[n]$ – коэффициенты опорных сигналов n-го отвода, приведенные к однобитному виду по правилу: $a_m^b[n]=\begin{cases}0 \text{ при } a_m[n]=+1\\1 \text{ при } a_m[n]=-1\end{cases}; \quad n\in\overline{0,N-1}$.

Таким образом, образуется множество объединенных коэффициентов $A=\{A_0..A_{N-1}\}$, размером N элементов. С учетом условия (1), можно заключить, что часть элементов указанного множества будет иметь одинаковое числовое значение. Иными словами, множество объединенных коэффициентов A разбивается на 2^M непересекающихся подмножеств одинаковых элементов A^j так, что:

$$A=\left(\bigcup_j A^j\right); \quad j\in\overline{0,2^M-1}; \quad A^i\cap A^j\equiv 0, \quad \text{при } i\neq j.$$

В каждом из подмножеств A^j можно выполнить суммирование без предварительного умножения на коэффициент опорного сигнала. Выходы суммирующих блоков U_i должны быть разбиты на пары, образованные объединенными коэффициентами, значения которых представляют собой побитовую инверсию друг друга. Кроме того, эти пары целесообразно упорядочить в порядке возрастания значения «неинвертированных» объединенных коэффициентов. Например, последовательность {0, 2, 1, 3, 4, 7, 5, 6} в упорядоченном виде выглядит следующим образом: {0, 7, 1, 6, 2, 5, 3, 4}. На этом завершается этап S_{pre}, полностью определяемый свойствами опорных сигналов (структурой множества A). Сложность данного этапа незначительно варьируется в зависимости от вида опорных сигналов, отношения $\frac{N}{2^M}$, кратности длины N степени двойки. В среднем, сложность S_{pre} можно оценить по формуле

$$C_{S_{pre}}=2^M\cdot\left(\frac{N}{2^M}-1\right)=N-2^M. \tag{3}$$

Рассмотрим этап S_{post}. Все вычисления на этом этапе уже не зависят от вида опорных сигналов, а определяются только параметрами M и N. Фактически, из 2^M чисел вычисляется M результатов, соответствующих выходам СФ Y_0 .. Y_{M-1}.

Таким образом, этап S_{post} представим в виде регулярной вычислительной структуры глубиной M стадий. Структура образована двухвходовыми сумматорами и вычитателями. На первой стадии используется $\frac{2^M}{2}$ вычитателей, выполняющих функцию $R_x=U_i-U_j$, где U_i, U_j пары упорядоченных выходов этапа S_{pre}. Используя числа из приведенного ранее примера упорядоченной последовательности в качестве индексов, получим $R_0=U_0-U_7$, $R_1=U_1-U_6$, $R_2=U_2-U_5$, $R_3=U_3-U_4$. Данные операции являются первой стадией этапа S_{pre}, вычисляющего Y_{M-1}, результата обработки старших бит всех объединенных коэффициентов A. Всего в таком сумматоре M стадий, а его сложность вычисляется следующим образом:

$$C_{Y_{M-1}}=1+2+4+8+...+2^{M-1}.$$

Результат Y_{M-2} получается с помощью добавления на последней стадии двухвходового вычитателя, имеющего сложность

$$C_{Y_{M-2}}=1,$$

Получение каждого из последующих результатов требует добавления к структуре вычислителя финального этапа некоторого количества сумматоров, причем сложность получения очередного значения Y растет с уменьшением его индекса. Это вызвано тем, что при рассмотрении упорядоченного ряда «неинвертированных» объединенных коэффициентов, с уменьшением на единицу номера разряда объединенного коэффициента, удваивается количество перемен значений бит данного разряда на интервале $0\div2^M$. Сложность вычисления очередного значения Y имеет ярко выраженную закономерность:

$$C_{Y_{M-3}}=1+2,$$

$$C_{Y_{M-4}} = 1 + 2 + 4,$$

$$\dots$$

$$C_{Y_0} = 1 + 2 + 4 + \dots + 2^{M-2}.$$

В целом, сложность финального этапа можно выразить следующей формулой:

$$C^{МП}_{S_{post}} = \sum_{i=0}^{M-1} 2^i (M - i). \qquad (4)$$

С учетом (3) и (4) общую сложность оптимизированного ВГС можно записать следующим образом:

$$C_{ВГС} = C^{МП}_{S_{pre}} + C^{МП}_{S_{post}} = N - 2^M + \sum_{i=0}^{M-1} 2^i (M - i). \qquad (5)$$

На рис. 2 приведены сложности неоптимизированного и оптимизированного ВГС в зависимости от числа каналов M для значений N = 128 и 1024, вычисленных по формулам (2) и (5). Видно, что по мере приближения M к значению $\log_2 N$ эффективность алгоритма падает. Это вызвано уменьшением размера подмножеств A^j, что уменьшает общий вес этапа предварительных вычислений. Несмотря на это, даже при граничном случае, когда $M = \log_2 N$, сложность оптимизированного СФ в несколько раз меньше сложности прототипа.



а)



б)

Рис. 2. Зависимость величины сложности ВГС от числа сигналов:
а – при N=128; *б* – при N=1024

Далее приведены результаты вычисления сложности вычислителя.

Таблица 1

Сравнение величины сложности при реализации различных алгоритмов

Алгоритм	Сложность			
	M=1, N=128	M=3, N=128	M=6, N=128	M=8, N=128
Неоптимизированный алгоритм	374	404	686	1690
Оптимизированный алгоритм	374	1122	2244	2992
	M=1, N=1024	M=4, N=1024	M=8, N=1024	M=10, N=1024
Неоптимизированный алгоритм	1023	4092	8184	10230
Оптимизированный алгоритм	1023	1034	1270	2036

Примеры построения оптимизированных ВГС

1. ВГС, рассчитанный на прием одного сигнала. В таком ВГС сумматор разбивается на два суммирующих блока, а объединенные коэффициенты являются одноразрядными. Зададим вид опорного сигнала: $a[n]$={+1, -1, -1, +1, +1, -1, -1, +1}. Математическое ожидание такого сигнала равно нулю, а длина N=8. В данном примере оба суммирующих блока имеют по четыре входа, образуя структуру, приведенную на рис. 3. Арифметический инвертор, выделенный кружком с надписью «-1», показан условно. Аппаратно арифметическая инверсия выполняется суммирующим блоком финального этапа.



Рис. 3. Структура СФ для одного сигнала

Суммирующие блоки предварительной стадии разбивают множество отводов на два подмножества, собирающих отдельно «+1» и «-1». Последняя стадия в этом случае тривиально заменяется операцией вычитания. Таким образом, сложность одноканального варианта одинакова для случая оптимизированного СФ и прототипа.

2. ВГС, рассчитанный на прием двух сигналов. Зададим вид опорных сигналов: $a_0[n]$={+1, -1, -1, +1, +1, -1, -1, +1}, $a_1[n]$={+1, -1, +1, -1, +1, -1, +1, -1}. Параметры: M=2, N=8. Тогда множество объединенных коэффициентов $A \in \overline{0, 2^M - 1}$, или $A \in \overline{0, 3}$, и условие (1) выполняется. На рис. 4 изображена структура такого вычислителя. Суммирующие блоки этапа S_{pre} условно обозначены символами «+1+1», «-1-1», «-1+1», «+1-1» соответственно значению объединенных коэффициентов.



Рис. 4. Структура оптимизированного ВГС для двух сигналов

3. ВГС, рассчитанный на прием трех сигналов. Зададим вид опорных сигналов: $a_0[n]$={+1, -1, -1, +1, +1, -1, -1, +1}, $a_1[n]$={+1, -1, +1, -1, +1, -1, +1, -1}, $a_2[n]$={+1, -1, +1, -1, +1, -1, +1, -1}.

На рис. 5 изображена структура такого фильтра, входной сигнал и линия задержки не отображены.



Рис. 5. Структура оптимизированного ВГС для трех сигналов

Выводы

1. Предложенный способ построения вычислителя группы сверток позволяет уменьшить сложность многоканального вычислителя до величины, сравнимой с одноканальным вариантом.
2. Для одноканального случая сложности реализации оптимизированного и неоптимизированного фильтров одинаковы.
3. С увеличением размера группы эффективность оптимизации падает.

Библиографический список

1. **Ипатов, В.** Широкополосные системы и кодовое разделение сигналов / В. Ипатов. − М.: Техносфера, 2007. − 488 с.
2. **Кузнецов, В.С.** Быстрое декодирование на основе пассивной согласованной фильтрации длинных кодов Голда / В.С. Кузнецов, К.А. Мордасов // Естественные и технические науки. 2009. №4. С. 321-327.
3. **Угрюмов, Е.П.** Цифровая схемотехника / Е.П. Угрюмов. − СПб.: БХВ-Петербург, 2001. – 528 с.
4. **Стешенко, В.Б.** ПЛИС фирмы «Altera»: элементная база, система проектирования и языки описания аппаратуры / В.Б. Стешенко. − М.: Издательский дом «Додека-XXI», 2002. – 576 с.

Дата поступления
в редакцию 28.04.2011

A.I. Belyaev, E.A. Bukvarev, A.V. Yastrebov

AN EFFECTIVE MULTICHANNEL ARITHMETIC CONVOLUTION CALCULATOR

An optimization method of multichannel pseudonoise binary sequences correlation calculator was proposed. Theoretical complexity for the software implementation was showed. Some examples were adduced.

Key words: arithmetic convolution, binary sequence, optimization, pipelined processing architecture.